Samsung a récemment présenté son processus de fabrication de semi-conducteurs de nouvelle génération en 2 nm lors du Forum SAFE 2026 en Corée du Sud. L’entreprise utilise une méthodologie appelée Co-optimisation de la technologie de conception (Design Technology Co-Optimization, DTCO), qui permet d’optimiser simultanément la conception des puces et les procédés de fabrication. En collaborant avec plus de 21 entreprises partenaires spécialisées dans les logiciels d’automatisation de la conception électronique et les blocs de propriété intellectuelle, Samsung vise à améliorer la taille des puces, le coût de fabrication, l’efficacité énergétique, la performance et le rendement de production. L’accent est également mis sur l’amélioration de la SRAM, une mémoire ultra-rapide cruciale pour les charges de travail de l’IA.
Lors de l’événement, plus de 400 représentants d’entreprises partenaires ont présenté des technologies qui facilitent la conception de puces pour les procédés de Samsung Foundry. Une étude de cas notable a été présentée par Rebellion, une startup sud-coréenne spécialisée dans les accélérateurs d’IA, qui a développé le Rebel100 NPU en utilisant le processus 4 nm de Samsung, atteignant des performances et une efficacité énergétique significatives. Samsung renforce ses partenariats dans les secteurs de l’IA et du calcul haute performance et vise à devenir un pôle central pour l’écosystème des semi-conducteurs d’IA.
De plus, Samsung collabore avec le ministère sud-coréen du Commerce, de l’Industrie et de l’Énergie sur des initiatives visant à développer les talents dans le domaine des semi-conducteurs d’IA et à soutenir les entreprises locales de puces sans usine grâce à des programmes comme l’initiative Multi-Project Wafer.
