L’emballage avancé des semi-conducteurs devient une plateforme cruciale pour l’informatique haute performance, notamment dans les processeurs d’IA et de HPC. La performance dépend désormais non seulement de la densité des transistors, mais aussi de la bande passante mémoire, de la densité d’E/S, de la distribution de puissance, de la gestion thermique et de l’intégration de plusieurs puces fonctionnelles au sein d’un même boîtier. Cela a conduit à l’adoption généralisée des architectures d’emballage 2.5D et 3D, qui permettent une intégration hétérogène, une proximité mémoire-calcul plus étroite, une densité d’interconnexion accrue et l’intégration de composants optiques et électriques dans un même boîtier.
Une tendance notable est l’augmentation de la taille des boîtiers pour accueillir davantage de puces de calcul, de puces d’E/S et de piles HBM, améliorant ainsi la performance au niveau du système. Des entreprises comme TSMC produisent déjà des plateformes à l’échelle du réticule plus grandes pour soutenir des architectures multi-puces complexes. À mesure que les tailles des boîtiers augmentent, les plateformes basées sur des ponts et sur du verre gagnent en popularité en raison des problèmes de scalabilité avec les interposeurs en silicium complets.
L’emballage au niveau du panneau offre une voie prometteuse vers des boîtiers avancés plus rentables en passant des plaquettes circulaires aux panneaux rectangulaires, améliorant l’utilisation de la surface et le débit. Cependant, l’augmentation de la taille des panneaux pose des défis techniques tels que le contrôle du gauchissement et la gestion du rendement, qui affectent la fiabilité des interconnexions et la scalabilité de la fabrication.
Le verre émerge comme un matériau clé pour l’emballage de nouvelle génération, offrant des avantages par rapport aux substrats organiques et aux interposeurs en silicium, bien que des défis de commercialisation subsistent. La technologie de liaison hybride gagne en importance pour sa capacité à permettre un pas d’interconnexion plus fin et une densité plus élevée, déjà utilisée dans des produits haut de gamme comme le 3D V-Cache d’AMD.
Les optiques co-emballées deviennent essentielles à mesure que les centres de données exigent une bande passante et une efficacité accrues. Cette approche intègre les moteurs optiques plus près des puces de calcul, réduisant les longueurs des chemins électriques et améliorant la performance. Cependant, des défis liés à l’alignement optique, à la gestion thermique et à la fiabilité doivent être relevés pour une adoption plus large.
