La gestion thermique s’impose comme une contrainte majeure dans la conception et la fabrication des puces d’intelligence artificielle, ont averti des chercheurs lors d’un atelier industrie‑université‑recherche organisé par l’université Inha le 3 septembre au Heaven Resort sur l’île Daebudo à Ansan, province de Gyeonggi.
Les intervenants — les professeurs Choi Ri‑no et Cho Jae‑hoon d’Inha University, Choi Chang‑hwan de Hanyang University et Yoo Hyun‑yong de Korea University — ont présenté les tendances technologiques et les défis liés à la dissipation de la chaleur aux niveaux des dispositifs, des matériaux et de l’empilement (packaging).
Gestion thermique et limites des méthodes actuelles
Selon Choi Ri‑no, l’augmentation de la densité d’intégration des puces IA met à mal les méthodes de refroidissement conventionnelles. Les structures 2,5D, qui placent GPU et mémoire HBM sur un interposer, sont aujourd’hui largement employées ; mais le passage à des structures 3D empilées rendra l’évacuation de la chaleur encore plus difficile.
Choi a souligné le cas particulier de la mémoire HBM : d’après ses calculs, un GPU consommant 800 watts dispose d’une marge d’environ 40 degrés avant d’atteindre sa limite thermique, tandis que la HBM, qui consomme environ 50 watts, voit sa structure composée de plusieurs dies DRAM empilés entraver la dissipation de la chaleur et atteindre sa limite avant le GPU. De plus, la DRAM supporte des températures d’environ 20 degrés inférieures à celles des GPU, si bien que la HBM fixe de facto la température maximale de fonctionnement de l’ensemble de la puce IA.
Choi a également évoqué une feuille de route Nvidia montrant une forte augmentation de la consommation des serveurs IA : la puissance par rack GPU devrait passer de 40 kilowatts (génération Hopper, 2023) à 600 kilowatts en 2027, soit un accroissement d’environ 15 fois en quatre ans. La combinaison d’une consommation d’énergie en hausse et d’une plus grande densité d’intégration complique le rôle des solutions de refroidissement actuelles.
Il a prédit que le refroidissement évoluera « vers des approches se rapprochant de plus en plus de la puce elle‑même » : au lieu de faire circuler un fluide dans une plaque métallique posée sur la puce, il envisage l’emploi futur de microcanaux intégrés à l’intérieur des puces, permettant au fluide de circuler directement à proximité des sources de chaleur.
Solutions aux niveaux matériaux et empilement
Choi Chang‑hwan (Hanyang University) a mis en avant l’importance des matériaux d’interface thermique (TIM), qui comblent les interstices entre puces et plaques de refroidissement pour améliorer le transfert thermique. Il a expliqué que l’ajout de matériaux très conducteurs thermiquement augmente souvent la rigidité du TIM : si le matériau devient trop rigide, il ne peut plus épouser correctement la surface et des interstices se forment, entravant au contraire le transfert de chaleur.
Plutôt que d’augmenter simplement la conductivité globale, des recherches cherchent à créer des voies directionnelles pour évacuer la chaleur, par exemple en alignant des matériaux très conducteurs comme le graphène dans une direction donnée.
Le refroidissement de la HBM se complique avec l’empilement de dies DRAM car les microbumps qui relient les dies et le polymère de remplissage limitent le transfert de chaleur. Choi Chang‑hwan a présenté l’hybrid bonding — une liaison directe cuivre‑cuivre supprimant les bumps — comme une alternative, tout en notant que la couche isolante entourant le cuivre est peu conductrice thermiquement. Son équipe étudie le remplacement de cette couche isolante par des matériaux hautement conducteurs thermiques tels que l’aluminium nitrure (AlN) ou le nitrure de bore (BN).
Ses simulations montrent qu’une pile DRAM de huit couches atteint 95 degrés Celsius avec des microbumps conventionnels, contre 70 degrés avec l’hybrid bonding. Il a toutefois mis en garde que « l’hybrid bonding n’arrivera pas facilement », estimant qu’il ne sera pas utilisé dans HBM4 et qu’il pourrait être adopté vers le début des années 2030.
Conception des dispositifs et contraintes d’architecture
Yoo Hyun‑yong (Korea University) a insisté sur la nécessité d’intégrer les contraintes thermiques dès la conception des transistors et des interconnexions. L’évolution des transistors — du planar aux FinFET puis aux architectures gate‑all‑around (GAA) — a modifié les voies d’évacuation de la chaleur : dans les structures GAA, le canal porteur de courant est séparé du substrat en silicium, ce qui complique la dissipation de la chaleur vers le bas.
« À mesure que le scaling progresse, la densité de puissance augmente tandis que les chemins d’évacuation de la chaleur se rétrécissent », a‑t‑il dit, soulignant le besoin d’utiliser les interconnexions métalliques pour étaler la chaleur concentrée. Il a proposé d’élargir l’approche traditionnelle PPA (power, performance, area) en une approche PPAT qui intègre la température de fonctionnement réelle dans la conception des dispositifs, interconnexions, circuits, packages et systèmes.
Durabilité des substrats et renforcement
Enfin, le professeur Cho Jae‑hoon (Inha University) a présenté des travaux visant à améliorer la durabilité des substrats de dissipation thermique utilisés pour les semiconducteurs de puissance. Son équipe ajoute des matériaux de renfort à l’AlN, très conducteur thermiquement mais fragile, pour réduire sa tendance à la fissuration.
Son objectif déclaré est de doubler la résistance à la fracture de l’AlN tout en maintenant la même conductivité thermique.
