Samsung annonce avoir appliqué son procédé 2 nm aux prochains modules HBM5, visant une augmentation de performance de 50 % par rapport à la génération précédente. L’entreprise indique que cette amélioration provient de l’utilisation du 2 nm sur le “base die” — la couche sur laquelle s’empilent plusieurs dies DRAM — et d’une densification des connexions verticales entre couches.
## HBM5 et l’apport du procédé 2 nm
Selon Gu Jahum, responsable du développement technologique pour la division fonderie de Samsung, HBM5 traitera les données plus de 50 % plus vite que HBM4E. Le gain annoncé repose sur l’intégration du 2 nm au niveau du base die, une évolution destinée à rehausser à la fois la vitesse et l’efficacité énergétique des modules mémoire.
## Densification des TSV et architecture empilée
Samsung signale également que HBM5 utilisera des through-silicon vias (TSV) à un pas plus serré. Ces électrodes microscopiques, qui relient les différentes couches DRAM empilées, contribuent à augmenter la bande passante effective entre dies et à optimiser la communication interne du paquet mémoire.
## Où se situe HBM4 dans la feuille de route technologique
La société précise parallèlement que sa technologie 2 nm Gate-All-Around (GAA) sera employée pour ses puces HBM4. Cette mention distingue le recours au 2 nm selon les familles de produits et illustre une progression planifiée des procédés de fabrication à travers les générations de HBM.
Les révélations confirment que Samsung continue de pousser ses développements pour la mémoire à haute bande passante, composante clé des infrastructures dédiées à l’IA. En appliquant le 2 nm au base die et en densifiant les TSV, l’éditeur vise à répondre aux besoins croissants en débit et en efficacité énergétique des accélérateurs et centres de calcul modernes.
